6/04/2020，光纖在線訊，EDA軟件領(lǐng)先廠商Cadence設(shè)計(jì)系統(tǒng)公司日前宣布可以基于臺(tái)積電的N7和N6工藝提供56G長(zhǎng)距離SerDes IP,支持諸如超算，云數(shù)據(jù)中心和光網(wǎng)絡(luò)，5G移動(dòng)網(wǎng)絡(luò)等應(yīng)用，也可以支持人工智能和機(jī)器學(xué)習(xí)領(lǐng)域的應(yīng)用。

臺(tái)積電方面表示，很高興看到Cadence擴(kuò)展其PAM4產(chǎn)品對(duì)56G的支持，并能夠擴(kuò)展到臺(tái)積電的N7和N6工藝上來(lái)。通過(guò)將臺(tái)積電先進(jìn)的半導(dǎo)體工藝和Cadence領(lǐng)先的SerDes IP結(jié)合，可以更好幫助客戶開(kāi)發(fā)面向5G和超級(jí)數(shù)據(jù)中心應(yīng)用的芯片產(chǎn)品。

Cadence的IP特點(diǎn)包括：
36-dB+ 插損基于Cadence的多速率 DSP技術(shù) 
工業(yè)溫度范圍，CPRI速率支持，每Lane PLL，很好適合5G需求
全面兼容IEEE標(biāo)準(zhǔn) 
基于固件控制自適應(yīng)功率均衡優(yōu)化設(shè)計(jì)的可編程的功率配置
基于可編程的基于DSP架構(gòu)的數(shù)據(jù)恢復(fù)，支持給定距離和損耗噪聲信道條件下數(shù)據(jù)恢復(fù)最佳的功率提供
擴(kuò)展距離能力下改善的靈活性，支持用戶采用低成本PCB來(lái)實(shí)現(xiàn)更好性能

Cadence公司表示，2019年他們?cè)跇I(yè)界首次向市場(chǎng)推出基于臺(tái)積電7nm技術(shù)工藝的112G-LR SerDes芯片設(shè)計(jì)方案，如今進(jìn)一步擴(kuò)展到可以支持PPA-優(yōu)化的56G-LR來(lái)滿足5G和AI/ML的市場(chǎng)需求。這種新的基于PAM4的56G-LR SerDes基于Cadence的經(jīng)過(guò)驗(yàn)證的多速率DSP技術(shù)，勢(shì)必加快100G和400G網(wǎng)絡(luò)的部署。