2/27/2024，光纖在線訊，當前，智能計算設備呈指數式增長，迫切需要低功耗與低延遲執(zhí)行神經網絡推理任務，以及不依賴云端的片上學習能力來動態(tài)適應邊緣端復雜多變的應用場景。非易失存算一體技術可最大化減少數據搬運帶來的功耗和延遲并消除靜態(tài)功耗，為邊緣智能計算設備提供了一種極具競爭力的方案。非易失存算一體芯片近年來持續(xù)快速發(fā)展，其在集成規(guī)模、能效、算力等方面均取得了長足的進步，實現(xiàn)了對片上推理任務的高效支持。但進行片上學習通常需要對模型參數進行海量次數的更新以及高精度的反向傳播。受限于有限的擦寫次數、較高的擦寫功耗以及有限的計算精度，當前，非易失存算一體芯片仍然難以高效支持片上學習與訓練。

     針對以上問題，中國科學院微電子研究所劉明院士團隊設計了基于非易失/易失存儲融合型的片上學習存算一體宏芯片。團隊在14nm FinFET工藝上驗證了具有多值存儲能力的5晶體管型邏輯閃存單元，編程電壓（-25%）與編程時間（-66%）較同類型器件均獲得有效降低；在此基礎上，團隊進一步提出了邏輯閃存單元與SRAM融合的新型陣列，不僅可以利用非易失與易失性存儲單元的特點滿足片上學習過程中長期與短期信息的存儲，還能通過對矩陣-向量乘與矩陣元素乘的高效處理加速片上學習過程中所需的關鍵算子。團隊還提出了一種與存儲陣列深度融合的低硬件開銷差分型模數轉換電路，采用采樣電容復用的方法節(jié)省面積，通過多元素稀疏感知的方案節(jié)省功耗。該芯片可以有效支持具有突觸可塑性的神經網絡，基于前饋過程動態(tài)更新短期信息，從而實現(xiàn)動態(tài)的片上學習。該存算一體宏芯片在14nm FinFET工藝下流片，可實現(xiàn)小樣本學習等片上學習任務，8比特矩陣-矩陣-向量計算能效達到了22.64TOP/W。這一研究結果為基于存算一體架構的片上學習芯片提供了新思路。

     近期，本工作以“A Flash-SRAM-ADC-Fused Plastic Computing-in-Memory Macro for Learning in Neural Networks in a Standard 14nm FinFET Process”為題發(fā)表在 ISSCC 2024國際會議上，微電子所博士生王琳方為第一作者、竇春萌研究員為通訊作者。參與本工作的主要研究人員還包括微電子所博士生李偉增以及碩士生周治道。該研究得到了科技部重點研發(fā)計劃、國家自然科學基金、中國科學院戰(zhàn)略先導專項等項目的支持。


【來源： 中國科學院微電子研究所】