4/29/2024，光纖在線訊，昨天提到光柵耦合因?yàn)橹С志A級(jí)測(cè)試以及方便加工而成為硅光設(shè)計(jì)中光纖到芯片耦合的主流方案。但是這一方案相對(duì)較高的損耗和較窄的帶寬也推動(dòng)對(duì)解決辦法的尋找。意大利Pavia大學(xué)Riccardo Marchetti和英國(guó)南安普敦大學(xué)Cosimo Lacave等人2017年一篇文章正是圍繞這一點(diǎn)。

還是先看文章的結(jié)論。在這篇文章里，作者團(tuán)隊(duì)通過對(duì)衍射光柵光學(xué)切趾（apodize）的做法實(shí)現(xiàn)了SOI波導(dǎo)到單模光纖的的高效耦合。在220nm硅厚度的SOI平臺(tái)下實(shí)現(xiàn)耦合效率70%（-1.6dB），260nm硅厚度下耦合效率更可以達(dá)到83%（-0.8dB），平均耦合損耗-1.1dB，-1dB帶寬38.8nm。這一成績(jī)是當(dāng)時(shí)不采用嵌入式后反射器時(shí)的最佳結(jié)果。

切趾的意思，根據(jù)知乎上的介紹，切趾也稱變跡，有關(guān)光學(xué)系統(tǒng)入射光瞳（物方孔徑角）的均勻照明。有切趾的時(shí)候，可以實(shí)現(xiàn)中心光強(qiáng)比邊緣強(qiáng)，這一點(diǎn)更像光纖出口處的光。下圖給出了光學(xué)設(shè)計(jì)軟件Zemax的切趾效果圖（左圖為切趾前，右圖為切趾后）。

為什么要引入這個(gè)辦法？作者在開篇提到，應(yīng)對(duì)光柵型耦合方案的短處，人們提出了Poly-Silicon over layers，或者襯底嵌入式后反射器（DBR或者金屬鏡）方案，但這些方案通常會(huì)引入非CMOS的制造工藝因此并不可取。另外，改變光柵蝕刻結(jié)構(gòu)也是減少耦合損耗的辦法，但是也需要復(fù)雜的制造流程。為此，切趾的方案脫穎而出。切趾需要引入遺傳算法等數(shù)值計(jì)算，但物理意義通常并不清楚。這篇文章的意義在于給出切趾改善耦合效率的物理解釋，并給出了制造工藝。

在接下來的分析中作者通過引入一個(gè)線性切趾因子R來進(jìn)行數(shù)值分析，得出的結(jié)論大概是光柵耦合器中的反射在切趾后大幅度減少了。深入理解這篇文章需要更多的光學(xué)和波導(dǎo)知識(shí)，且留到以后再去研究。我能理解的就是通過在光波導(dǎo)設(shè)計(jì)中引入切趾（類似一種信號(hào)變換），在不用大的結(jié)構(gòu)改變下，提高了光柵耦合器的耦合效率。

從2017年至今已經(jīng)七年，相信這方面的技術(shù)又有很多進(jìn)展。正因?yàn)槿绱耍韫獠趴梢约涌熳呦蛭覀儭?br>