1/07/2025，光纖在線訊，為了滿足當(dāng)前AI模型日益增長(zhǎng)的計(jì)算需求，大型語言模型（LLM）需要同時(shí)處理海量的多模態(tài)數(shù)據(jù)集，包括文本、圖像、音頻和視頻等，對(duì)數(shù)據(jù)中心的基礎(chǔ)設(shè)施提出了前所未有的挑戰(zhàn)。

     AI/ML 工作負(fù)載的最大瓶頸之一是無法在多臺(tái)服務(wù)器和機(jī)架之間有效共享內(nèi)存和加速器等資源。作為業(yè)界廣泛采用的高速串行點(diǎn)對(duì)點(diǎn)互聯(lián)標(biāo)準(zhǔn)，PCIe自誕生以來歷經(jīng)多次迭代升級(jí)，現(xiàn)已成為CPU、GPU、FPGA、SSD等計(jì)算設(shè)備間不可或缺的互連橋梁。

     PCIe總線接口作為AI加速器和GPU上的原生可用接口，扮演著連接各個(gè)組件的重要角色。如英偉達(dá)A100、H100等PCle版本的GPU互聯(lián)便是通過PCIe總線完成的，借助PCIe switch，系統(tǒng)可以實(shí)現(xiàn)CPU-GPU，GPU-GPU的連接。

      
     然而，隨著AI集群規(guī)模的不斷擴(kuò)大，從最初的幾個(gè)機(jī)架、數(shù)十個(gè)GPU，發(fā)展到跨越多個(gè)機(jī)架、數(shù)百個(gè)GPU的集群，互連長(zhǎng)度成為制約性能的關(guān)鍵因素。在這樣的背景下，“PCIe over optics”技術(shù)應(yīng)運(yùn)而生，為AI基礎(chǔ)設(shè)施的擴(kuò)展和升級(jí)提供了全新的可能。光 PCIe 鏈路可以跨越更長(zhǎng)的距離，在機(jī)架和多機(jī)架級(jí)別實(shí)現(xiàn)資源池。確保AI集群高效運(yùn)行。與電氣鏈路相比，光纖提供了更高的帶寬密度、更低的距離損耗和更低的功耗。光纖占用的空間也比銅線小，從而提高了密度。此外，光鏈路還可以通過使用避免重新定時(shí)器Retimer的直接驅(qū)動(dòng)架構(gòu)來減少延遲。

     2023年8月PCISIG組織宣布成立光傳輸小組，考慮將光傳輸引入PCIe標(biāo)準(zhǔn)的可能性?？紤]使用光來進(jìn)行數(shù)據(jù)傳輸，從而獲得更高的傳輸速度。在OFC 2024期間，新思科技和OpenLight展示了世界上首個(gè)采用線性驅(qū)動(dòng)方法的PCIe 7.0光纖數(shù)據(jù)速率演示，展示了以 128Gbps PAM4 運(yùn)行的 PCIe 7.0 光纖的可行性。

     與此同時(shí)，Multilane發(fā)布了業(yè)內(nèi)首款支持以太網(wǎng)和PCIe 速率的誤碼儀 ML4079ELN，速率除了覆蓋傳統(tǒng)的數(shù)通產(chǎn)品400G和800G，還可以涵蓋PCIe3.0/5.0/6.0/7.0，同時(shí)具備34dB的均衡能力，適用于DAC、AEC、LPO、 PCIe等產(chǎn)品的調(diào)試驗(yàn)證。

Multilane ML4079ELN主要特點(diǎn)如下：
·     通道數(shù)：8通道
·     速率范圍支持以太網(wǎng)以及PCIe 3.0, 5.0, 6.0, 7.0，具體如下
     1-1.5Gbps; 2.55-5.9Gbps; 7.3-11Gbps; 24-32Gbps and 41-66Gbps NRZ 
     21.25-21.75GBaud; 26.5625-36GBaud and 44-66GBaud PAM4
·     支持LR標(biāo)準(zhǔn)，適用于光模塊尤其LPO、無源和有源高速線纜等測(cè)試應(yīng)用
·     Tx端支持3tap和7tap FFE
·     Rx端支持信噪比和直方圖監(jiān)測(cè) 
·     Rx端支持DFE，CTLE均衡器，均衡能力達(dá)34dB
·     接口采用 1x16 SMPS連接器

      
      使用ML4079ELN 測(cè)試PCIe5.0 DUT誤碼率的實(shí)測(cè)結(jié)果達(dá)到Error Free。

      
PCIe 5.0 32Gbps NRZ Testing
     詳詢請(qǐng)致電：Multilane中國(guó)區(qū)銷售經(jīng)理 林瑤：13621907413  alin@multilaneinc.com