4/03/2025，光纖在線訊，近年來，硅基光電子技術(shù)取得了顯著發(fā)展，特別是在數(shù)據(jù)中心領(lǐng)域，高帶寬、能源效率和可擴(kuò)展性變得尤為重要。隨著數(shù)據(jù)需求持續(xù)增長，光電子集成芯片(PIC)必須支持多個(gè)波長通道，并能處理高達(dá)約21 dBm的光功率，以實(shí)現(xiàn)波分復(fù)用(WDM)和脈沖幅度調(diào)制(PAM4)技術(shù)。傳統(tǒng)的硅基無源組件在高光強(qiáng)下面臨較高的光損耗挑戰(zhàn)，這主要由雙光子吸收和自由載流子吸收效應(yīng)導(dǎo)致。此外，硅多路復(fù)用器/解復(fù)用器器件的中心波長對溫度變化非常敏感，因?yàn)楣璧臒峁庀禂?shù)較高，約為1.8×10^-4/K。

     氮化硅作為一種有前景的互補(bǔ)材料已經(jīng)嶄露頭角，可以解決這些局限性。SiN具有明顯較低的熱光系數(shù)（約2.5×10^-5/K），能更好地應(yīng)對高光功率需求，同時(shí)提供更好的溫度穩(wěn)定性。盡管SiN具有這些潛在優(yōu)勢，但使用300毫米晶圓廠工藝技術(shù)制造性能一致的高性能SiN光子器件仍然具有挑戰(zhàn)性[1]。

      
1.平臺架構(gòu)與集成方法
     臺灣積體電路制造公司(TSMC)開發(fā)了集成光電子平臺，將SiN組件與現(xiàn)有的硅基光電子技術(shù)相結(jié)合。該平臺使用等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)方法，將SiN薄膜集成到已建立的包含高速微環(huán)調(diào)制器(MRM)和馬赫-曾德爾調(diào)制器(MZM)的硅基光電子基礎(chǔ)上。

     
圖1. 光電子集成芯片平臺的橫截面示意圖，展示了基于硅和氮化硅的光子器件，包括兩種類型的光學(xué)I/O：硅光柵耦合器和SiN邊緣耦合器。
     該平臺利用成熟的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)技術(shù)，結(jié)合先進(jìn)的光刻和蝕刻工藝，在300毫米硅絕緣體(SOI)晶圓上定義關(guān)鍵的光電子集成芯片結(jié)構(gòu)。如圖1所示，橫截面示意圖突出顯示了在同一基板上共存的基于硅和基于SiN的光子器件。這種架構(gòu)在光纖陣列選擇方面提供了極大的靈活性，使其適應(yīng)各種應(yīng)用需求。

     該平臺采用頂層硅厚度為270納米的SOI基板，實(shí)現(xiàn)多種硅溝槽深度，用于低損耗硅光柵耦合器。SiN薄膜在中端金屬互連(MEOL)階段沉積，以最小化對高速光電探測器和調(diào)制器的熱預(yù)算影響，這些器件在制造過程中需要仔細(xì)的熱管理以保持性能特性。

2.氮化硅光子器件的性能
     PECVD SiN通常在波導(dǎo)中表現(xiàn)出高傳播損耗和厚度均勻性差的問題。然而，通過工藝優(yōu)化，TSMC在這些參數(shù)上取得了顯著改進(jìn)。

    
圖2. 通過三種工藝制造的單模(SM)和多模(MM) SiN波導(dǎo)的傳播損耗測量結(jié)果，以及各種SiN組件的俯視示意圖和插入損耗測量數(shù)據(jù)。
     如圖2(a)所示，直線條SiN波導(dǎo)的傳播損耗已顯著降低。在1311納米波長下，單模波導(dǎo)(800納米寬)和多模波導(dǎo)(1.5微米寬)的損耗分別僅為0.16 dB/cm和0.124 dB/cm，相比優(yōu)化前約0.4 dB/cm的數(shù)值有明顯改善。SiN波導(dǎo)在粗波分復(fù)用(CWDM)范圍內(nèi)(1271納米至1331納米)也表現(xiàn)出平坦的低損耗特性，使其適合需要寬波長覆蓋的應(yīng)用。

     對于緊湊型SiN波導(dǎo)彎曲，研究人員采用了內(nèi)外彎曲半徑的絕熱設(shè)計(jì)方法，實(shí)現(xiàn)了低損耗和緊湊的波導(dǎo)布線。圖2(b)顯示了半徑為30微米的絕熱設(shè)計(jì)性能。在1311納米波長下，中值插入損耗極低，約為0.004 dB，3-sigma變異僅約0.001 dB，展示出卓越的均勻性和性能。

     其他SiN光子構(gòu)建模塊也表現(xiàn)出令人印象深刻的性能特性。圖2(c)、2(d)和2(e)分別展示了錐形結(jié)構(gòu)、交叉結(jié)構(gòu)和1×2多模干涉(MMI)功率分離器的插入損耗測量結(jié)果。這些結(jié)果共同證明了使用先進(jìn)CMOS兼容技術(shù)制造的SiN薄膜具有高性能和優(yōu)良均勻性。

3.氮化硅到硅的過渡增強(qiáng)
     將SiN與硅基光電子集成的關(guān)鍵挑戰(zhàn)之一是開發(fā)不同材料層之間的高效模式轉(zhuǎn)換。由于270納米頂層硅厚度過大，無法確保SiN和硅之間TM模式的相位匹配轉(zhuǎn)換，研究團(tuán)隊(duì)優(yōu)化了采用更薄頂層硅厚度的反向錐形設(shè)計(jì)。

      
圖3. SiN到Si波導(dǎo)過渡的俯視圖和橫截面示意圖，以及波導(dǎo)過渡的插入損耗測量數(shù)據(jù)。
     通過引入光學(xué)鄰近校正(OPC)和額外的蝕刻工藝，形成了具有更薄厚度和窄尖端(寬度<90納米)的硅錐形結(jié)構(gòu)。如圖3(a)所示，優(yōu)化后的器件包括兩個(gè)錐形過渡：SiN到薄硅以及薄硅到270納米硅。這種方法確保了高效的模式轉(zhuǎn)換，同時(shí)最小化損耗。

     圖3(b)展示了從SiN到Si過渡的總插入損耗，在1311納米波長下，TE模式和TM模式分別顯示出約0.03 dB和0.06 dB的極低插入損耗。在1271-1331納米的CWDM波長范圍內(nèi)，偏振相關(guān)損耗(PDL)保持在0.038 dB以下，表明其具有出色的偏振處理能力。

4.硅氮化物邊緣耦合器優(yōu)化
     光電子集成芯片與光纖之間的高效耦合對整體系統(tǒng)性能至為重要。研究人員優(yōu)化了線性反向錐形結(jié)構(gòu)的尖端寬度，實(shí)現(xiàn)了低損耗和低PDL耦合到5微米模場直徑的透鏡光纖，且無需使用折射率匹配介質(zhì)。

      
圖4. SiN邊緣耦合器對TE和TM偏振光的傳輸光譜測量結(jié)果，以及兩種偏振狀態(tài)下每個(gè)表面的邊緣耦合器損耗測量。
     在邊緣耦合器設(shè)計(jì)中，SiN邊緣耦合器頂部的后端互連(BEOL)介電薄膜被氧化物薄膜替代，以獲得與光纖陣列單元更好的模式匹配。為防止光電子集成芯片中的基底泄漏，在表面蝕刻后采用自對準(zhǔn)各向同性蝕刻工藝形成硅基底凹槽。

     圖4(a)顯示了環(huán)回(loopback)配置中SiN邊緣耦合器的測量結(jié)果。TE和TM模式的平坦光譜在整個(gè)O波段(1260-1360納米)內(nèi)顯示出低于1dB的插入損耗，PDL小于0.2dB，表明其具有出色的偏振管理能力。圖4(b)和4(c)分別展示了TE和TM偏振光的每個(gè)表面的邊緣耦合器損耗測量結(jié)果。通過嚴(yán)格的關(guān)鍵尺寸均勻性控制，在1260納米至1350納米的波長范圍內(nèi)實(shí)現(xiàn)了僅0.1dB的低插入損耗標(biāo)準(zhǔn)差。

5.結(jié)論
     氮化硅光子器件在先進(jìn)硅基光電子平臺上的集成代表了光電子集成芯片技術(shù)的進(jìn)步。通過精心設(shè)計(jì)和先進(jìn)工藝能力的共同優(yōu)化，TSMC展示了具有低光學(xué)損耗和嚴(yán)格統(tǒng)計(jì)變異的SiN構(gòu)建模塊。

     這些發(fā)展使得在不損害現(xiàn)有硅基光電子組件高性能的前提下，能夠利用SiN的優(yōu)勢特性——較低的熱光系數(shù)和更好的高功率處理能力。該平臺的能力支持未來數(shù)據(jù)中心應(yīng)用中的帶寬需求，可容納先進(jìn)調(diào)制格式和波分復(fù)用所需的多波長通道和高光功率水平。

     這種結(jié)合Si-SiN的平臺，及其多樣化的構(gòu)建模塊，包括直線波導(dǎo)、彎曲、錐形結(jié)構(gòu)、功率分離器、模式轉(zhuǎn)換和邊緣耦合器，為設(shè)計(jì)具有卓越性能特性的復(fù)雜光電子集成芯片提供了全面的工具，能夠滿足下一代光通信系統(tǒng)的需求。

參考文獻(xiàn)
[1] H.-Y. Lu et al., "Low-loss High-uniformity Silicon Nitride Optical Building Blocks Integrated on Silicon Photonics Platform," in OFC 2025, Optica Publishing Group, 2025, Paper Th1G.2.

來源：逍遙設(shè)計(jì)自動化