2008/10/14,SFP+是應(yīng)用于10Gbit/s以太網(wǎng)和8.5Gbit/s光纖通道系統(tǒng)的最新型可插拔光模塊。這種模塊的設(shè)計(jì)目的是通過(guò)更小的體積和更低的成本，提供更高的接入密度，最終提高用戶接入容量。
    半導(dǎo)體和模塊廠商已經(jīng)開(kāi)始提供可以用于一部分系統(tǒng)架構(gòu)的SFP+產(chǎn)品。本文就將介紹這些產(chǎn)品，并深入探討它們能為SFP+帶來(lái)哪些優(yōu)勢(shì)。

    SFP+的結(jié)構(gòu)

    圖1 顯示了應(yīng)用于光纖通道和以太網(wǎng)的典型SFP+模塊結(jié)構(gòu)框圖。其中，前兩種結(jié)構(gòu)正在標(biāo)準(zhǔn)化。第一種是限幅結(jié)構(gòu)，它與現(xiàn)有的SFP模塊最接近，由一個(gè)激光器、TOSA、ROSA和一個(gè)限幅放大器構(gòu)成。第二種是線性結(jié)構(gòu)，它主要用于采用多模光纖的10Gbit/s長(zhǎng)距離以太網(wǎng)連接，因此要求具備線性光接收能力。第三種結(jié)構(gòu)為同步結(jié)構(gòu)，它與SFP+完全兼容，目前尚未標(biāo)準(zhǔn)化。這種結(jié)構(gòu)在發(fā)射和/或接收路徑上集成了CDR功能，解決了大多數(shù)高速系統(tǒng)存在的信號(hào)失真問(wèn)題。
               
          圖：1．  SFP+模塊的結(jié)構(gòu)包括a)限幅、b)線性和c)同步結(jié)構(gòu)

    一種是限幅結(jié)構(gòu)，它與現(xiàn)有的SFP模塊最接近，由一個(gè)激光器、TOSA、ROSA和一個(gè)限幅放大器構(gòu)成。第二種是線性結(jié)構(gòu)，它主要用于采用多模光纖的10Gbit/s長(zhǎng)距離以太網(wǎng)連接，因此要求具備線性光接收能力。第三種結(jié)構(gòu)為同步結(jié)構(gòu)，它與SFP+完全兼容，目前尚未標(biāo)準(zhǔn)化。這種結(jié)構(gòu)在發(fā)射和/或接收路徑上集成了CDR功能，解決了大多數(shù)高速系統(tǒng)存在的信號(hào)失真問(wèn)題。
    目前10Gbit/s模塊（包括300pin、XENPAK、XPAK、X2、XFP）的主板設(shè)計(jì)對(duì)光鏈路性能基本不存在影響，因此與物理層的兼容性比較好。然而，系統(tǒng)、模塊和IC的相互作用影響了兼容性，導(dǎo)致目前SFP+的設(shè)計(jì)存在諸多新挑戰(zhàn)。將1/0判別放在模塊之外的線性結(jié)構(gòu)并不適合SFP+，而同步結(jié)構(gòu)的設(shè)計(jì)相對(duì)容易些。

發(fā)射端的考慮

    由于IEEE和光纖通道標(biāo)準(zhǔn)對(duì)光接口的要求非常嚴(yán)格，同時(shí)線性和限幅結(jié)構(gòu)的發(fā)射端未對(duì)定時(shí)抖動(dòng)進(jìn)行校準(zhǔn)，所以這兩種SFP+模塊都需要極高質(zhì)量的ASIC/SerDes發(fā)射器。SFP+規(guī)范還沒(méi)有對(duì)ASIC/SerDes的抖動(dòng)性能提出要求，而只給出了B點(diǎn)的抖動(dòng)限值。這就給系統(tǒng)制造商和ASIC/SerDes提供商帶來(lái)了很大的設(shè)計(jì)挑戰(zhàn)，必須在不同的生產(chǎn)（IC封裝和PCB組裝）和使用環(huán)境（溫度、電壓、濕度等）中保證其性能。
    B接口處的抖動(dòng)分配到主板和IC上，要求很小的抖動(dòng)，這大大提高了此處的設(shè)計(jì)難度。目前的SFP+設(shè)計(jì)草稿允許最大0.1UIpp（即10.3125Gbit/s時(shí)9.7皮秒）的數(shù)據(jù)相關(guān)性抖動(dòng)（DDJ）和0.055UIpp（即10.3125Gbit/s時(shí)5.3皮秒）的脈寬收縮（PWS）。這個(gè)要求與SONET/SDH系統(tǒng)對(duì)抖動(dòng)的要求非常相近。SONET/SDH的抖動(dòng)要求是0.1UIpp，而它的物理層根本無(wú)法達(dá)到以太網(wǎng)或光纖通道那么低的成本。
    保證如此高的抗抖動(dòng)能力必須考慮統(tǒng)計(jì)分析和信道間保護(hù)，而且必須把所有可能產(chǎn)生抖動(dòng)的因素都要考慮在內(nèi)。圖2所示為改良后的模型，標(biāo)注了可能產(chǎn)生抖動(dòng)的幾個(gè)因素。每種因素都會(huì)影響非同步型SFP+的制造成本。
             
       圖2．幾種不同因素造成的抖動(dòng)共同構(gòu)成了整個(gè)模塊的抖動(dòng)
    它們包括：1）ASIC/SerDes輸出抖動(dòng)（包括半導(dǎo)體性能、IC封裝等）；2）ASIC/SerDes預(yù)加重；3）由其它因素（包括溫度、濕度、制造等）導(dǎo)致的SFI通道損失；4）SFI通道回?fù)p；5）串?dāng)_，可能導(dǎo)致脈寬收縮
    由于本征抖動(dòng)是一個(gè)矢量（有相位信息），上面提到產(chǎn)生抖動(dòng)的因素同時(shí)作用時(shí)，可能會(huì)比在實(shí)驗(yàn)室中分別測(cè)量到的抖動(dòng)之和小。這是不同相位的抖動(dòng)相互抵消所致。但是，這種相互抵消的效果在IC/系統(tǒng)制造環(huán)境中根本無(wú)法控制，因此也不可能用于解決抖動(dòng)問(wèn)題。而且，一旦SFP+模塊插上使用，現(xiàn)場(chǎng)的環(huán)境還會(huì)產(chǎn)生不確定影響。因此必須考慮峰峰值的算術(shù)和，而且模塊制造商還必須考慮所有可能產(chǎn)生抖動(dòng)的因素，保證輸出在允許范圍之內(nèi)。
    為了解決抖動(dòng)問(wèn)題，一些半導(dǎo)體制造商已經(jīng)設(shè)計(jì)出專用的轉(zhuǎn)發(fā)IC，可以減小10Gbit/s串行ASIC電路對(duì)抖動(dòng)的要求。這種IC與ASIC相比，幫助SFI接口提高了設(shè)計(jì)的靈活性。當(dāng)然，它并不能完全解決抖動(dòng)問(wèn)題。主板、SFI轉(zhuǎn)發(fā)器和光模塊之間的相互影響決定了模塊的兼容性。如果將轉(zhuǎn)發(fā)器置于激光器驅(qū)動(dòng)電路的右側(cè)，它們之間的SFI接口就會(huì)一直產(chǎn)生更多的抖動(dòng)。
    如果在SFP+發(fā)射端增加一個(gè)時(shí)鐘和數(shù)據(jù)恢復(fù)器（CDR），以上主板和模塊的設(shè)計(jì)問(wèn)題就會(huì)得到極大的簡(jiǎn)化。這個(gè)CDR可以重置模塊內(nèi)的抖動(dòng)預(yù)算，消除發(fā)射端ASIC和模塊之間的轉(zhuǎn)發(fā)IC，從而極大地減少ASIC對(duì)抖動(dòng)性能的要求。
    這樣就產(chǎn)生了如圖3所示的同步結(jié)構(gòu)。雖然增加CDR同時(shí)也會(huì)增加SFP+模塊的功率消耗，但是總功率還是會(huì)滿足1W的功率要求。CDR將光模塊的抖動(dòng)重置，提供了高性能的主板和模塊接口。我們可以預(yù)見(jiàn)，CDR的加入會(huì)逐漸降低開(kāi)發(fā)、測(cè)試和制造的成本，保證SFP+提供與X2/XFP一致的性能和靈活性。
                    
         圖3．  在發(fā)射端插入轉(zhuǎn)發(fā)器或CDR，可以重置整個(gè)模塊的抖動(dòng)預(yù)算

接收端的考慮

    在接收端，SFP+同步、限幅和線性結(jié)構(gòu)之間的差別非常明顯。在限幅結(jié)構(gòu)中，二進(jìn)制1/0根據(jù)信號(hào)強(qiáng)度判決，而不是根據(jù)時(shí)間判決，這導(dǎo)致波形變成平頂，而光電轉(zhuǎn)換后信號(hào)的抖動(dòng)仍然沒(méi)有消除。光纖通道和以太網(wǎng)中限幅結(jié)構(gòu)輸出抖動(dòng)規(guī)范暫定的限值分別是0.71UIpp和0.7UIpp。
    另外，限幅結(jié)構(gòu)除了以上提到的抖動(dòng)因素外，還有一種特殊的抖動(dòng)，即PWS。一個(gè)窄信號(hào)通過(guò)損耗介質(zhì)傳播，受到衰減時(shí)就會(huì)產(chǎn)生這種抖動(dòng)。這就要求電路具備足夠的帶寬以恢復(fù)接收到的信號(hào)。
    圖4說(shuō)明了8.5Gbit/s光纖通道系統(tǒng)的PWS問(wèn)題。圖中顯示，發(fā)生脈寬收縮時(shí)，SFP+接收端必須能夠接收相當(dāng)于13.3Gbit/s的信號(hào)，然后從主通道傳輸?shù)紸SIC，再作恢復(fù)。
                   
                     圖4．  脈寬壓縮給設(shè)計(jì)帶來(lái)諸多挑戰(zhàn)

    由于13.3Gbit/s信號(hào)經(jīng)過(guò)SFI通道后會(huì)劣化，而且會(huì)產(chǎn)生附加的本征抖動(dòng)和隨機(jī)抖動(dòng)，因此會(huì)對(duì)ASIC芯片帶來(lái)不利影響。雖然ASIC一般都會(huì)設(shè)計(jì)有補(bǔ)償SFI的均衡器，但是速率過(guò)高時(shí)它并不能完全補(bǔ)償抖動(dòng)。這種有缺陷的補(bǔ)償方式會(huì)減小誤碼性能的冗余。如果將限幅結(jié)構(gòu)直接應(yīng)用到10Gbit/s以太網(wǎng)中，由于比8.5Gbit/s光纖通道的傳輸速率更高、距離更長(zhǎng)，它遇到的問(wèn)題就會(huì)更嚴(yán)重。
    對(duì)于具備同步能力的接收端，上述的PWS根本不會(huì)造成任何問(wèn)題。圖5顯示，在接收端增加CDR功能，PWS將得到有效抑制，導(dǎo)致SFP+的抖動(dòng)從0.7UIpp降低到0.25UIpp。當(dāng)然，CDR會(huì)消耗一部分功率，但是只要在接收端集成一個(gè)限幅放大器，就可以滿足SFP+的1W功率要求。
           
                 
             圖5.在接收端加入CDR，有助于解決PWS帶來(lái)的問(wèn)題

    這樣一來(lái)，帶CDR功能的SFP+模塊可以保證主板上PCB到ASIC信號(hào)的低抖動(dòng)與高速性能。系統(tǒng)設(shè)計(jì)師只需要設(shè)計(jì)穩(wěn)定清晰的模塊輸出，確保通過(guò)強(qiáng)度和相位進(jìn)行1/0判別的準(zhǔn)確性，保證物理層的標(biāo)準(zhǔn)兼容性即可。而且，這種架構(gòu)有助于最大化主板集成度，成功地解決了主板與模塊接口的標(biāo)準(zhǔn)兼容問(wèn)題。
    最后一種接收接口的輸入始終是線性的，因此被稱為線性接口。這種接口的線性特性有助于主板上的電色散補(bǔ)償（EDC）電路恢復(fù)高衰落信號(hào)。由于10Gbit/s以太網(wǎng)LRM應(yīng)用的傳輸距離非常長(zhǎng)，光信號(hào)經(jīng)過(guò)此種多模光纖衰耗的很厲害，所以線性接口非常適合于此種場(chǎng)合。線性結(jié)構(gòu)的接收眼圖可以完全關(guān)閉，導(dǎo)致抖動(dòng)測(cè)量無(wú)法進(jìn)行。最近人們提出了一種適用于線性接口的測(cè)試方法，它利用了LRM的相對(duì)噪聲（RN）或波形失真損失（WDP）。
    由于在此種接口中，1/0判決并非完全在模塊中完成，所以相當(dāng)于將大部分兼容要求轉(zhuǎn)移到了主板上。事實(shí)上，它要求接收路徑在整個(gè)使用過(guò)程中保持非常好的線性能力。然而即使在最優(yōu)的情況下，串?dāng)_和SFI/模塊信號(hào)的反射損失都會(huì)影響線性性能。即使將EDC芯片從模塊內(nèi)移到主板上，這種線性接口的性能也很難滿足規(guī)范要求。而且它的增益比限幅結(jié)構(gòu)小，導(dǎo)致輸出功率小，信號(hào)難以恢復(fù)。
    當(dāng)然，仔細(xì)設(shè)計(jì)的EDC可以補(bǔ)償LRM損耗。盡管EDC會(huì)增加功率消耗和物理層的成本，但線性接口還是可以應(yīng)用于接收鏈路的。

總結(jié)

    本文談到的三種結(jié)構(gòu)都存在成本、功率和性能問(wèn)題。附表對(duì)比總結(jié)了這三種結(jié)構(gòu)的可能成本和支持的鏈路類型。

          

     系統(tǒng)、模塊和IC設(shè)計(jì)者已經(jīng)為高速光通信市場(chǎng)提供了不同的SFP+結(jié)構(gòu)。根據(jù)應(yīng)用的性能和成本要求，人們可以選擇不同的結(jié)構(gòu)。穩(wěn)固的物理層設(shè)計(jì)保證了器件可以滿足不同使用場(chǎng)合的要求，而且系統(tǒng)設(shè)計(jì)師不需要考慮與物理層的兼容問(wèn)題和可插拔的互操作性，可以靈活地將其應(yīng)用到板卡設(shè)計(jì)中。




來(lái)源：光波通信