6/23/2025，光纖在線(xiàn)訊，（本文綜合自 Photonnic Chips Review 獨(dú)家報(bào)道）新加坡 Rain Tree Photonics 聯(lián)合 ASTAR/AMF 近日宣布，成功研發(fā)基于扇出型晶圓級(jí)封裝（FO-WLP）的 CPO（電光芯片共封裝）硅光引擎，單通道傳輸速率達(dá) 224Gbps，8 通道下實(shí)現(xiàn) 1.79Tbps 數(shù)據(jù)傳輸容量。這一突破為高速光通信領(lǐng)域提供了低成本可量產(chǎn)的解決方案，有望打破高端硅光芯片被國(guó)外大廠(chǎng)壟斷的局面。

相較于傳統(tǒng)可插拔式光模塊，CPO 方案通過(guò)縮短電光連接距離，將射頻傳輸損耗降低 40% 以上，能量使用效率提升 30%。該硅光引擎采用創(chuàng)新的四層重布線(xiàn)（RDL）與塑模通孔（TMV）技術(shù)，實(shí)現(xiàn)電子集成芯片（EIC）與光子集成電路（PIC）的直接互聯(lián)，單通道設(shè)計(jì)帶寬達(dá) 200Gbps，較傳統(tǒng)金線(xiàn)鍵合工藝性能提升 5 倍。這種 “芯片共封裝” 模式不僅解決了傳統(tǒng)方案中高頻信號(hào)損耗大、功耗高的瓶頸，還通過(guò) 8 通道集成將模塊成本降低 60%。

該方案采用 12 寸 FO-WLP 封裝工藝，通過(guò)七道核心工序完成復(fù)雜互聯(lián)：篩選高性能 PIC 芯片并增設(shè)硅緩沖層保護(hù)端面耦合器，經(jīng)四次晶圓翻轉(zhuǎn)配合激光加工制備 150μm 圓錐體 TMV 通孔，再通過(guò)兩層正面重布線(xiàn)（FRDL）與背面重布線(xiàn)（BRDL）實(shí)現(xiàn)電互聯(lián)，最終將 EIC 倒裝焊至 FRDL 層并以 C4 凸球封裝至 PCB 板。關(guān)鍵測(cè)試顯示，TMV 結(jié)構(gòu)在 50GHz 下 S21 損耗僅 0.5dB，端面耦合器單端損耗＜2dB，八通道集成方案通過(guò) Daisy Chains 測(cè)試驗(yàn)證零開(kāi)路。

實(shí)驗(yàn)室數(shù)據(jù)進(jìn)一步驗(yàn)證了該硅光引擎的性能：在 NRZ 調(diào)制下，112Gbaud 速率實(shí)現(xiàn) 8 通道 896Gbps 傳輸，眼圖清晰；PAM4 調(diào)制下 224Gbps / 通道驗(yàn)證了 1.792Tbps 傳輸能力，且通過(guò) PCB 基板 - 封裝 - 光引擎全鏈路測(cè)試模擬了 ASIC 驅(qū)動(dòng)場(chǎng)景。團(tuán)隊(duì)特別指出，該方案通過(guò)多材料協(xié)同工藝攻克了環(huán)氧樹(shù)脂污染端面的難題，晶圓級(jí)測(cè)試確保良率達(dá) 98% 以上。

當(dāng)前 400G/800G 硅光交換機(jī)芯片市場(chǎng)主要由博通等國(guó)外廠(chǎng)商主導(dǎo)，該方案的低成本量產(chǎn)特性為國(guó)內(nèi)廠(chǎng)商提供了新思路。隨著 5G、AI 算力需求爆發(fā)，CPO 技術(shù)有望在未來(lái) 3 年進(jìn)入規(guī)模商用期。業(yè)內(nèi)專(zhuān)家認(rèn)為，這一突破不僅為數(shù)據(jù)中心光互聯(lián)提供了 1.6T 級(jí)別解決方案，更將加速我國(guó)光通信產(chǎn)業(yè)在高端芯片領(lǐng)域的國(guó)產(chǎn)化進(jìn)程。